プログラマ専用SNS ミクプラ

ふと疑問に思ったことがありましたので、トピを立ててみました。
FPGAって、大抵の場合はコンフィギュレーション時に外部から回路を読み込んで起動しますよね？
あのコンフィギュレーション時のクロックってどこから取ってきてるんでしょう？
内部にクロックジェネレータでもいるんでしょうか？
それを使う方法ってあるんでしょうか？

私の使った事があるFPGAのザイリンクスspartan2だと内部クロックからコンフィギュレーションROMにクロックを供給して自己コンフィギュレーションしてますね。
このクロックを使うことも出来ます。「訂正」たぶん、使えたと思いますが正解か。後で確認します。
ただ、クリスタル発信ではないので精度はそれなりです。

返信ありがとうございます。
やはりそうなんですね。もし、使用可能でなおかつ、あまり精度を要求しないような回路であれば、外部に水晶をつけなくてもよくなりますよね(^-^)

spartan2を調べてみましたが、コンフィギュレーションの出力クロックを内部で使う方法は見つけられませんでした。
※　コンフィギュレーションが終了するとクロックも停止する様です。
なので、外部クロック前提だと思います。

その他アルテラ製のFPGAとかも同様そうでした。

あらら・・・コストダウンに繋がるかと思ったのですが、それは残念です(^_^;)
調べていただいて、ありがとうございました。出来ないのがわかっただけでも助かりましたm(_ _)m

FPGA関連でもうひとつ・・・
通常、よく使うモジュールなんかはメーカー提供のライブラリ（？）のようなものがあってもおかしくないと思うのですが、そういったものって存在しないのでしょうか？

特に通信周りがあれば嬉しいなぁ・・・とか思うのですが、ご存知でしたら紹介していただけないでしょうか。
普段は自作したRS232Cモジュールを使用しているのですが、正直「これで大丈夫なのかなぁ？」と不安な部分もありまして（苦笑）
今後、イーサネットなんかの使用もないともいえませんし、その辺りも用意されてあればありがたいのに・・・と毎度思っています(^_^;)

完全フリーのＩＰコア（個人・企業）の物もありますし、ザイリンクスやアルテラが提供しているIPコアもあると思います。
「IPコア - Wikipedia」
http://ja.wikipedia.org/wiki/IP%E3%82%B3%E3%82%A2
下の方のリンクにあるOPENCORESでも探せます。
通信系は結構メジャーなIPコアだと思いますで、探せば色々あると思います（ライセンスには注意してください）。
ここにもあります。
http://www.fpga.co.jp/
他にもさがせば色々あるとは思うのですが。

【追記】
ザイリンクスとアルテラのIPコアです。

「ISE Design Suite: IP コア」
http://japan.xilinx.com/ipcenter/index.htm
「IP & リファレンス・デザイン」
http://www.altera.co.jp/products/ip/ipm-index.html

色んなライセンスが混じっているので確認してお使いください。

質問ってここでいいんですよね＾＾；
新しいトピックを立てるまでもないかなと判断して書き込みさせていただきます。

現在、Xilinx ISE 12.2のシミュレーションを用いて遊んでいるんですが、このシミュレーションって、Test　Benchで使われている信号の波形は見れますが、内部にあるブロックごとの信号って見れないんでしょうか？
これが出来たらかなり楽になるなぁと思ってるんですが。

概要としては、Test Benchを行っている回路ブロックの中で小さなブロックをインスタンス化しているという感じになっています。
すいません、ちょっとよい言葉が出てこなくて、わかりずらい表現になってしまっています。

ModelSimだと出来たかも知れないですが、すっかり使い方を忘れております（^^;
私もFPGAではアマチュアですので、知らないことがたくさん有るのでもしかしたら知らないだけかも知れません。
とりあえずアルテラのサイトを貼っておきます。参考にしてください。
http://www.altera.co.jp/products/softwa ... tion2.html
ちなみにザイリンクスでもModelSimは使えるはずです（無料だと制限があった気も）。
http://www.xilinx.com/itp/xilinx10j/ise ... ulator.htm

softyaさん返信ありがとうございます。

私はISEについているISimというのを使っています。
ModelSimですか・・・検討してみます。

私は、研究課題からVHDLに取り組み始めたもので、前々から慣れていたソフトウェアに比べて、遅延時間なども考慮しなくてはならず、ハードウェアとソフトウェアの設計の違いにかなり困惑している状態です^^;
さらに、情報量もC言語に比べるとはるかに少ない気がします。。。