softya(ソフト屋) さん、ありがとうございます。 テンプレートどおりに書くとこんな感じです。 　[1.1] 自分が今行いたい事は何か 各モジュールの動作を理解してブロック図を自分でかけるようになりたいです。 　[1.3] どのようなエラーやトラブルで困っているか(エラーメッセージが解る場合は記載) 授業で説明されていないwireなどがプログラムにあるし、プログラムの構造が複雑でよくわからないです。 　[1.4] 今何がわからないのか、知りたいのか トップモジュールで各モジュールが呼び出されているのですが、そのモジュールがどのような動作をしているのか（何をするために呼び出すのか）わかりませ...

今年から大学でverilog hdlを習い始めました。 前回はアキュムレータマシンについて学習したのですが、まったく理解できませんでした。 プログラムがどのように動作しているのかよくわかりません。 ソースコードは以下のとおりです。 `timescale 1ns / 1ps module ALU(A,B,COM,ALUOUT); parameter DWIDTH = 8; parameter NOP = 3'b000,LD=3'b001,AND=3'b010,OR=3'b011,SL=3'b100, SR=3'b101,ADD=3'b110,SUB=3'b111; input[DWIDTH-1:...